3/5/1 (Item 1 from file: 351)

DIALOG(R) File 351: Derwent WPI

(c) 2006 The Thomson Corporation. All rts. reserv.

0007086937 - Drawing available WPI ACC NO: 1995-112581/ 199515

XRPX Acc No: N1995-088709

Adaptive receiver for electronic communication system - uses tap coefficient correction circuit to compute tap coefficient sequentially by correlation operation

Patent Assignee: NEC CORP (NIDE)

Inventor: TSUJIMOTO I

Patent Family (1 patents, 1 countries)
Patent Application

Number Kind Date Number Kind Date Update
JP 7038479 A 19950207 JP 1993197971 A 19930715 199515 B

Priority Applications (no., kind, date): JP 1993197971 A 19930715

#### Patent Details

Number Kind Lan Pg Dwg Filing Notes JP 7038479 A JA 9 3

### Alerting Abstract JP A

The adaptive receiver is provided by N adaptive matched filters (101-10N) to the remove signal to noise ratio from N input signals. In order to change the filter coefficient of the first filter, the first input signal is delayed sequentially by four delay elements (111-114). The delayed signals are multiplied by a first complex of multipliers (121-124). A composition device (20) receives all these multiplied signals through a second complex multiplier (14).

The judgment feedback type equaliser (30) removes wave interference between codes of output of the second complex device. The judgment data (5) is fedback to a tap coefficient correction circuit (15), which uses data along with delay signals from the first composition device to calculate four tap coefficients by a correlation method. A similar process is carried over for other adaptive matched filters, for the second to N input signals.

ADVANTAGE - Stabilises adaptive filters though clock-phase gap is generated.

Title Terms/Index Terms/Additional Words: ADAPT; RECEIVE; ELECTRONIC; COMMUNICATE; SYSTEM; TAP; COEFFICIENT; CORRECT; CIRCUIT; COMPUTATION; SEQUENCE; CORRELATE; OPERATE

#### Class Codes

International Classification (Main): H04B-007/08

(Additional/Secondary): H03H-017/00, H03H-017/02, H03H-007/01, H04L-025/03

File Segment: EPI;

DWPI Class: U22; W01; W02

Manual Codes (EPI/S-X): U22-G01A5; W01-A08B2; W02-C03A1B

#### (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平7-38479

(43)公開日 平成7年(1995)2月7日


| (51) Int.Cl.6 |       | 識別記号               | 庁内整理番号     | FΙ      | ? I                           |          | 技術表示箇所 |         |  |
|---------------|-------|--------------------|------------|---------|-------------------------------|----------|--------|---------|--|
| H04B          | 7/08  | D                  | 4229-5K    |         |                               |          |        |         |  |
| H03H          | 7/01  | G                  | 8321 – 5 J |         |                               |          |        |         |  |
|               | 17/00 | Α                  | 8842-5 J   |         |                               |          |        |         |  |
|               | 17/02 | G                  | 8842-5 J   |         |                               |          | •      |         |  |
| H04L          | 25/03 | ·C ·               | 9199-5K    |         |                               |          |        |         |  |
|               |       |                    |            | 審査請     | 求 有                           | 請求項の数2   | FD     | (全 9 頁) |  |
| (21)出願番号      |       | <b>特願平5-197971</b> |            | (71)出願人 | (71)出願人 000004237<br>日本電気株式会社 |          |        |         |  |
| (22)出顧日       |       | 平成5年(1993)7月15日    |            |         |                               | 港区芝五丁目7都 | 發1号    |         |  |
|               |       |                    |            | (72)発明者 |                               |          |        |         |  |
|               |       |                    |            |         | 東京都                           | 港区芝5丁目7都 | 幹1号    | 日本電気株   |  |
|               |       |                    |            |         | 式会社                           | :内       |        |         |  |
|               |       |                    |            | (74)代理人 | 弁理士                           | 松浦 兼行    |        |         |  |
|               |       |                    |            |         |                               | ·        |        |         |  |

### (54) 【発明の名称】 適応受信機

### (57)【要約】

【目的】 本発明は複数の適応整合フィルタによるダイバーシチ合成と判定帰還形等化器による符号間干渉の除去を行う適応受信機に関し、クロック位相ずれが発生したとしても、安定した整合フィルタリングができる適応受信機を実現することを目的とする。

【構成】 適応受信機は別々に受信された入力信号が供給される複数の適応整合フィルタ10,~10,により信号対雑音電力比を最大化した信号を、合成器20を通して判定帰還形等化器30に入力し、判定帰還形等化器30により符号間干渉の除去された判定データSを取り出すと共に、判定データSにより適応整合フィルタ10,~10,のタップ係数を修正する。適応整合フィルタ10,~10,のそれぞれは、基準タップ複素乗算器14が合成器13の出力段に設けられている。中央タップの信号r。は直接合成器13に入力される。



1

#### 【特許請求の範囲】

【請求項1】 別々に受信された入力信号が供給される 複数の適応整合フィルタにより信号対雑音電力比を最大 化した信号を、合成器を通して判定帰還形等化器に入力 し、該判定帰還形等化器により符号間干渉の除去された 判定データを取り出すと共に、該判定データにより前記 複数の適応整合フィルタのタップ係数を修正する構成の 適応受信機において、

前記複数の適応整合フィルタのそれぞれを、

入力信号をT/2 (ただし、Tは該入力信号のシンボル 10 周期)単位で遅延して互いに異なる遅延時間の複数の遅 延信号を出力する遅延手段と、

該遅延手段からの複数の遅延信号及び前記入力信号のう ち、遅延時間が中央値である基準タップの遅延信号を除 く他の遅延信号と前記入力信号に対し、それぞれ対応す る第1のタップ係数を別々に乗ずる第1の乗算手段と、 該第1の乗算手段の出力信号及び前記基準タップの遅延 信号をそれぞれ合成する合成手段と、

該合成手段の出力信号に対して前記基準タップの遅延信 号に乗ずるべき第2のタップ係数を乗じて前記合成器へ 20 出力する第2の乗算手段と、

前記判定データと前記複数の遅延信号との相関演算によ り前記第1及び第2のタップ係数を逐次算出するタップ 係数修正回路とを有する構成としたことを特徴とする適 応受信機。

【請求項2】 前記タップ係数修正回路は、前記遅延手 段によるタップ位置k(ただし、kは0以外の正又は負 の整数)の信号 r、に対して

 $W_{k} = E [r_{k} \cdot S] / W_{0}$ 

(ただし、上式中、E[]は時間平均処理、\*は複素 30 共役、Sは前記判定データ、W。は前記第2のタップ係 数を示す。)なる式に基づき前記第1のタップ係数♥。 を求め、

 $W_o = E [r_o \cdot S]$ 

(ただし、上式中、 r 。は基準タップの遅延信号) なる 式に基づき前記第2のタップ係数♥。を求めることを特 徴とする適応受信機。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は適応受信機に係り、特に 40 ける伝送系インバルス応答の一例をそれぞれ示す。 複数の適応整合フィルタによるダイバーシチ合成と判定 帰還形等化器による符号間干渉の除去を行う適応受信機 に関する。

[0002]

【従来の技術】従来より、複数の適応整合フィルタによ るダイバーシチ合成と判定帰還形等化器による符号間干 渉の除去を行う適応受信機が知られている(渡辺孝次 郎:"マルチバス伝送路における適応受信方式"、電子 通信学会、通信方式研究会、1979年2月(CS78 -203))。この従来の適応受信機は、図2に示す如 50 ルタのタップ係数分布のT/2間隔のサンプリング値を

く、N個の適応整合フィルタ (AMF) 40, ~40<sub>m</sub> と、これらN個の適応整合フィルタ40、~40。の出

力信号をそれぞれ合成する合成器20と、合成器20の 出力合成信号が入力される判定帰還形等化器(DFE) 30とよりなり、判定帰還形等化器30の出力信号によ り適応整合フィルタ40、~40、のタップ係数を制御

する構成とされている。

【0003】この適応受信機は、電力制限系のマルチバ ス回線にて最適受信を行うもので、各ダイバーシチブラ ンチの適応整合フィルタ40、~40、により、ベース バンド入力信号の信号対雑音電力比(SN比)を最大化 した後、合成器で最大比合成することにより信号強化を 行い、合成器20によるダイバーシチ合成後の残留符号 間干渉を判定帰還形等化器30により除去することがで きるため、厳しいマルチパスフェージング回線でのディ ジタル伝送を可能とする。この適応受信機は、典型的な マルチパス回線となる対流圏散乱通信で既に実用化され ている。

【0004】との適応受信機の要部をなす適応整合フィ ルタ40、~40。はそれぞれ同一構成で、図2に示す 如く縦続接続された、各々遅延時間がT/2(Tはシン ボル周期)の遅延素子41,~41,と、これら遅延素 子41,~41.の入力信号が分岐して入力される複素 乗算器42,~42,及び遅延素子41,の出力信号が 入力される複素乗算器42、と、これら複素乗算器42 1 ~42,の出力信号をそれぞれ合成する合成器43 と、タップ係数修正回路44とより構成されている。 【0005】次に、この適応整合フィルタ40,~40 の動作について、図3と共に説明する。同図中、図2 と同一構成部分には同一符号を付してある。 図3 におい

て、41は前記遅延素子41、~41、に相当する遅延 素子、42は前記複素乗算器42,~42, に相当する 複素乗算器である。また、図3(A)は伝送路インパル ス応答の一例、同図(B)は適応整合フィルタのタップ 係数分布の一例、同図(C)は適応整合フィルタ出力に おける伝送系インバルス応答の一例、同図(D)は適応 整合フィルタの基準タップがシフトした場合の適応整合 フィルタのタップ係数分布の一例、同図(E)は前記基 準タップがシフトした場合の適応整合フィルタ出力にお

【0006】いま、伝送路のインパルス応答が図3 (A) に示すものであるとすると、この場合の遅延素子 41、複素乗算器42及び合成器43から構成されるト ランスバーサルフィルタ、すなわち適応整合フィルタ は、同図(A)のインバルス応答の時間反転複素共役な 応答である同図(B)に示すタップ係数分布を推定す る。この複素共役時間反転の応答は、図3(A)のイン パルス応答のT/2間隔のサンプリング値をh-x、 h-1、ho、h1、h2とおき、同様に、適応整合フィ

同図(B) に示すように、W<sub>-</sub>1、W<sub>-</sub>1、W<sub>0</sub>、W<sub>1</sub>、W \* 【0007】 2 とすると、次式で表される。 \*

> $W_{-2} = h_{2}^{\circ}$  (1)  $W_{-1} = h_{1}^{\circ}$  (2)  $W_{0} = h_{0}^{\circ}$  (3)  $W_{1} = h_{-1}^{\circ}$  (4)  $W_{2} = h_{-2}^{\circ}$  (5)

上式において、\*は複素共役を表す。また、伝送路インパルス応答の主応答は、時刻 t = 0 の h 。であり、エネルギーが図3(A)に示すように、最大となっている。これに対応する適応整合フィルタ応答は、図3(B)のW。であり、これは適応整合フィルタのタップ係数として、複数の複素乗算器42のうち中央の複素乗算器(図2の42,)で乗じられる。この中央のタップは、インパルス応答の基準タイミングとなるため、基準タップと呼ばれる。同様に、他のサンプリング値W、(i=-2、-1,1、2)も、複数の複素乗算器42のうち対応する順番の複素乗算器(図2の42,)でタップ係数として乗じられる。

【0008】 このように、入力伝送路のインパルス応答 20 送信側にて送信シンボル系列 { S<sub>n</sub>} を・・・, S<sub>n</sub> (図3(A)) に時間反転複素共役な応答(図3 S<sub>n</sub>, S

(B))を畳み込むことを通信理論では整合フィルタリングと呼び、適応整合フィルタ出力でのインバルス応答は、図3(C)に示すように対称な形状となる。すなわち、時間分散したインバルス応答(図3(A))が基準時刻(t=0)に収束し、信号強化が行われる。これが適応整合フィルタによるSN比の最大化動作である。

【0009】整合フィルタリングでの第1のポイント ※

$$r_{-2} = \dots + h_2 \cdot S_0 + h_0 \cdot S_1 + h_{-2} \cdot S_2 + \dots$$
 (6)

$$r_{-1} = \dots + h_{3} \cdot S_{-1} + h_{1} \cdot S_{0} + h_{-1} \cdot S_{1} + \dots$$
 (7)

$$r_0 = ... + h_2 \cdot S_{-1} + h_0 \cdot S_0 + h_{-2} \cdot S_1 + ...$$
 (8)

$$r_1 = \dots + h_1 \cdot S_{-1} + h_{-1} \cdot S_0 + h_{-1} \cdot S_1 + \dots$$
 (9)

$$r_2 = ... + h_2 \cdot S_{-2} + h_0 \cdot S_{-1} + h_{-2} \cdot S_0 + ...$$
 (10)

図2のタップ係数修正回路44は、上記整合フィルタ・タップ上の受信信号 $r_i$  (i = -2, -1, 0, 1)

2) と判定帰還形等化器30からの判定データ信号Sと 相関演算を行い、得られた相関値を該当するタップのタ★

 $W_1 = E [r_1 \cdot S]$ 

ことで、E [ ] は時間平均 (期待値) 処理を示し、\* ☆のタップ係数W, は次式で表される。は複素共役を示す。また、判定帰還形等化器 30 からの 40 【 0014 】 判定データ信号S が時刻 t=0 のS 。のときには、上記☆

$$W_1 = E[r_1 \cdot S_0] \tag{12}$$

上記の(12)式に前記(6)式~(10)式を代入 し、Sに関する自己相関電力を"1"とし、また1シン ボル以上離れた場合の自己相関を"0"とおいて計算を◆ ◆進めると、次式のようになる。 【0015】

$$W_{-2} = E [ (... + h_2 S_0 + h_0 S_1 + h_{-2} S_2 + ...) \cdot S_0 ]$$
  
= h<sub>2</sub> (13)

$$W_{-1} = E [ (... + h, S_{-1} + h, S_{0} + h_{-1}S_{1} + ...) \cdot S_{0} ]$$

$$W_o = E [ (... + h_2 S_{-1} + h_0 S_0 + h_{-2} S_1 + ... ) \cdot \cdot S_o ]$$

※は、そのタップ係数を推定することであり、通常の手法 は下記のようになる。

10 【0010】まず、レブリカフィルタに判定データ信号を入力し、受信入力信号を推定する。次に、この推定信号と実際の入力信号との誤差をとり、この自乗平均を最小とするアルゴリズムにより整合フィルタのタップ係数を推定する。しかし、図2に示す適応受信機内の適応整合フィルタ40、~40、のそれぞれは、もっと容易に整合フィルタタップ係数を推定するために、レブリカフィルタを用いるのではなく、判定データ信号による相関法を用いている。

【0011】すなわち、との相関法について説明するに送信側にて送信シンボル系列  $\{S_n\}$  を・・・, $S_{-2}$  、  $S_{-1}$  , $S_0$  , $S_1$  , $S_2$  ,・・・の順でT周期毎に送信した場合、受信信号はこの送信シンボル系列と伝送路インパルス応答(図3(A))との畳み込み演算で与えられる。このときの図2の適応整合フィルタ401 の各タップ上の受信信号 $r_{-2}$  , $r_{-1}$  , $r_0$  , $r_1$  , $r_2$  は次式のようになる。

[0012]

★ップ係数とする。すなわち、i番目のタップ係数Wiは 次式で表される。

(11)

[0013]

5
= 
$$h_0$$
 $W_1 = E[(... + h_1 S_{-1} + h_{-1} S_0 + h_{-3} S_1 + ...) \cdot S_0]$ 
=  $h_{-1}$ 
 $W_2 = E[(... + h_2 S_{-2} + h_0 S_{-1} + h_{-2} S_0 + ...) \cdot S_0]$ 
=  $h_{-2}$ 

(17)

上記の(13)式から(17)式の相関演算結果は、整 合フィルタとして動作するためのタップ係数を示す (1)式から(5)式と一致することが分る。従って、 レプリカフィルタを用いなくても、タップ修正回路44 における相関演算式((11)式)により適応整合フィ 10 ルタのタップ係数が求められる。

【0016】整合フィルタリングでの第2のポイント は、タイミング制御機能を有していることである。この タイミング機能はトランスバーサルフィルタを分数間隔 にすることで実現されることが良く知られている。ここ で、分数間隔とは図2の遅延素子41,~41,の遅延 時間をシンボル周期Tの半分の値に設定することを示 す。

【0017】また、タイミング制御機能とは、伝搬路で 変動を受けた受信信号タイミングを受信機のクロックタ イミング位相に合わせることをいう。具体的には、送信 したシンボルはそれぞれ独立なダイバーシチブランチを 伝搬する。各ブランチの伝搬経路は時間変動しており、 伝搬遅延時間は刻々と変動している。そのため、各ダイ バーシチブランチの受信シンボルの受信タイミングは独 立な変動を受け、一致しない。

【0018】従って、そのままダイバーシチ合成したの では、各ブランチの主応答が一致せず、合成インパルス 応答はマルチパスによる遅延分散だけでなく、このブラ なる。このことは、合成インパルス応答がナイキストの 無歪条件から更に外れることを意味する。従って、各ブ ランチ間のタイミングずれを吸収する必要がある。そこ で、分数間隔トランスバーサルフィルタである図2の適 応整合フィルタ401~401は下記の動作によりタイ ミング位相ずれを吸収する。

【0019】遅延素子41,~41,で構成された各タ ップ上には、受信信号 r - 1, r - 1, r - 1, r 2 の 順に分布している。これらは互いにT/2間隔でサンプ 信信号r。に着目した場合、(8)式中のシンボルS。 は(7)式及び(9)式に示すように前後のタップ上の 受信信号 r-1と r, にも分布している。

【0020】 ことで、(7) 式で示される受信信号 r - 1 中のS。は、中央タップの受信信号 r。中のS。よりも T/2だけ時間的に遅れている。一方、(9)式で示さ れる受信信号 r, 中のS。は、中央タップの受信信号 r 。中のS。よりもT/2だけ時間的に進んでいる。この 場合、タップ係数♥、の方をタップ係数♥。よりも大き くすると、合成器43の出力ではS。のタイミングを等 50 ップ係数を本来の値よりも多少大きくする。すると、適

価的に進めることが可能である。逆に、タップ係数₩-1 の方を♥。よりも大きくした場合、中央タップよりも時 間的に遅れたS。が合成器43から出力されるため、等 価的にS。のタイミングを遅らせることが可能である。 【0021】従って、適応整合フィルタはこの性質を利 用してタイミング制御を行い、各ダイバーシチブランチ の受信シンボルの受信タイミングを一致させ、効果的な ダイバーシチ合成を可能とするものである。

【0022】ところで、タイミング制御のためのタップ 係数₩, は、前記第1のポイントの相関法により求めら れている。前記した相関法では、判定帰還形等化器30 の出力判定データSを利用している。この判定データS のタイミングは、判定帰還形等化器30に内蔵されてい るクロック再生回路のタイミングに基づいている。従っ て、適応整合フィルタの相関処理はすべてこの判定デー タSから抽出した受信クロック、すなわち判定帰還形等 化器30内のクロック再生回路のクロック位相のタイミ ングに支配されることになる。

【0023】とのととを図3にて説明すると、受信クロ ックの立ち上がりタイミングは、図3(B)の時刻t= 0に対応する。また、これを中心としてT/2間隔に配 列された各タップによる整合フィルタリングにより、整 合フィルタ出力では図3 (C) に示すように、正常動作 時には前記したように、主応答が基準タイミング(t= ンチ間のタイミングずれによる分散が加算されることに 30 0) に位置するようになる。この動作がまさしく適応整 合フィルタによるSN比の最大化であると同時に、タイ ミングを基準タイミング(t=0)に位相合わせするタ イミング機能である。

[0024]

【発明が解決しようとする課題】しかるに、上記の従来 の適応受信機は、上記のように受信クロックでリタイミ ングされた判定データを帰還して適応整合フィルタ40 1 ~40 を動作させており、判定帰還形等化器30内 のクロック再生回路のクロック位相に支配されているた リングされた受信信号である。従って、中央タップの受 40 め、クロックを媒体としたフィードバック系が構成され ていることから、上記クロック再生回路のクロック位相 がフェージングその他何らかの原因で多少ずれたとき、 適応整合フィルタ40、~40、に帰還されている判定 データSのクロック位相も多少ずれ、適応整合フィルタ 40、~40、それぞれのタイミング制御をずらせてし

> 【0025】このタイミング制御のずれは、主応答であ るところの基準タップ係数♥。を多少小さくし、その代 わり前後のタップ係数₩-1及び₩1のいずれか一方のタ

応整合フィルタ40、~40、の出力における伝送系イ ンパルス応答の主応答が図3(C)に示した時刻t=0 から前後いずれかの方向に多少ずれる。すると、このず れが判定帰還形等化器30内部のクロック再生回路に入 力され、受信クロック位相がまたずれる。

【0026】とのように、従来の適応受信機ではクロッ クを媒体としたフィードバックループ系が構成されてい るため、クロック再生回路のクロック位相のずれはルー プを伝搬して再びクロック再生回路に帰還され、クロッ ク位相ずれの増大現象が発生する。 適応整合フィルタ4 0、~40、それぞれはT/2間隔でタップが構成され ているので、タイミング制御はエンドレスな動作が可能 である。従って、上記クロック位相ずれの増大現象は、 主応答が整合フィルタの片端に落ち着くまで続くことが ある。

【0027】図3(D)は上記のクロック位相ずれによ り、クロック位相がTだけずれた場合の適応整合フィル タの出力における伝送系インパルス応答の一例を示す。 同図(D)に示すように、基準タップがトランスパーサ ルフィルタ中央ではなく、第1タップ目の₩-1に位置す 20 る場合を示している。

【0028】 この場合、図3(D)のインパルス応答は h\* (-t+T)となり、適応整合フィルタのための本 来の時間反転複素共役 h゜(- t )よりもTだけずれて いる。従って、伝送路応答の後縁(Postcurso r) であるh、、h、の情報が図3(D) のインパルス 応答に含まれておらず、複素乗算器で乗ずることができ ない。このため、正しい整合フィルタリングが行われ ず、適応整合フィルタ出力では図3(E)に示すよう に、インパルス応答の対称化及び時間分散エネルギーの 30 収束が行われないこととなる。この動作は伝搬によるマ ルチバス歪みの影響以上に悪影響を自ら作り出してしま

【0029】このように、従来の適応受信機は、受信ク ロック位相を媒体としたフィードバック系が構成され、 適応整合フィルタ401~401のタイミング機能との 相互作用により適応整合フィルタ401~401の基準 タップ位置が不安定となり、中央タップからシフトし、 正常な整合フィルタ機能が損なわれることがあるという 問題がある。

【0030】本発明は上記の点に鑑みなされたもので、 基準タップ位置の複素乗算器を適応整合フィルタの最終 出力段に設けることにより、上記の課題を解決した適応 受信機を提供することを目的とする。

#### [0031]

【課題を解決するための手段】上記の目的を達成するた め、本発明は別々に受信された入力信号が供給される複 数の適応整合フィルタにより信号対雑音電力比を最大化 した信号を、合成器を通して判定帰還形等化器に入力 し、判定帰還形等化器により符号間干渉の除去された判 50 ド入力信号の信号対雑音電力比(SN比)を最大化した

定データを取り出すと共に、判定データにより前記複数 の適応整合フィルタのタップ係数を修正する構成の適応 受信機において、前記複数の適応整合フィルタのそれぞ れを、遅延手段、第1の乗算手段、合成手段、第2の乗 算手段、及びタップ係数修正回路を有する構成としたも

【0032】とこで、上記の遅延手段は入力信号をT/ 2 (ただし、Tは入力信号のシンボル周期)単位で遅延 して互いに異なる遅延時間の複数の遅延信号を出力す る。また、第1の乗算手段は、前記入力信号と複数の遅 延信号のうち、遅延時間が中央値である基準タップの遅 延信号を除く他の遅延信号と前記入力信号に対し、それ ぞれ対応する第1のタップ係数を別々に乗ずる。また、 上記合成手段は第1の乗算手段の出力信号及び前記基準 タップの遅延信号をそれぞれ合成する。第2の乗算手段 は合成手段の出力信号に対して前記基準タップの遅延信 号に乗ずるべき第2のタップ係数を乗じて前記合成器へ 出力する。更に、前記タップ係数修正回路は前記判定デ ータと前記複数の遅延信号との相関演算により前記第 1 及び第2のタップ係数を逐次算出する。

#### [0033]

【作用】本発明では、前記遅延手段からの複数の遅延信 号及び入力信号のうち基準タップの遅延信号に対して乗 ずるべき第2のタップ係数は、前記第2の乗算手段によ り前記合成手段の出力合成信号に乗ずることにより、各 ダイバーシチブランチの最大比合成を実現するようにし ている。また、前記第1の乗算手段により前記複数の遅 延信号のうち基準タップ以外のタップ位置の遅延信号に 対して、従来のタップ係数を上記第2のタップ係数で正 規化した第1のタップ係数を乗ずることにより、各ダイ バーシチブランチにおける整合フィルタリングを実現す るようにしている。

【0034】従って、本発明では第1の乗算手段により 乗算される第1のタップ係数は、前記第2の乗算手段に より乗算される第2のタップ係数よりも小さな値とする ことができるため、基準タップ位置を常に適応整合フィ ルタの中央タップ位置に保持することができる。

【実施例】次に、本発明の一実施例について説明する。 40 図1は本発明の一実施例の構成図を示す。同図中、図2 と同一構成部分には同一符号を付し、その説明を省略す る。図1において、N個(Nは2以上の自然数で、通常 は2のべき乗)の適応整合フィルタ10,~10,がN 個の入力信号に 1 対 1 に対応して設けられている。との 入力信号は、例えばマイクロ波帯のN基の受信アンテナ で受信された信号を別々に周波数変換して得たベースバ ンド信号である。

【0036】との適応受信機は各ダイバーシチブランチ の適応整合フィルタ10、~10 kにより、ベースバン

9

後、合成器で最大比合成することにより信号強化を行い、合成器20によるダイバーシチ合成後の残留符号間 干渉を判定帰還形等化器30により除去し、判定帰還形等化器30からダイバーシチ合成及び復調されたデータ (判定データ)を出力する構成である基本動作は従来と同様であるが、適応整合フィルタ10,~10,の構成が従来の適応整合フィルタ40,~40,と異なる。

【0037】適応整合フィルタ10、~10、はそれぞれ同一構成であるため、適応整合フィルタ10、について代表して説明すると、図1に示すように、適応整合フィルタ10、は縦続接続された、各々遅延時間がT/2(Tはシンボル周期)の遅延素子11、~11、と、遅延素子11、及び11、の入力信号が分岐して入力される複素乗算器12、及び12、と、遅延素子11、の入出力信号がそれぞれ入力される複素乗算器12、の出力信号と遅延素子11、の出力信号とをそれぞれ合成する合成器13と、合成器13の出力側に設けられた複素乗算器14と、タップ係数修正回路15とより構成されている。

【0038】すなわち、本実施例の適応整合フィルタ1\*20

$$W_o = E [r_o \cdot S]$$

(ただし、上式中、r。は基準タップの遅延信号) これにより、基準タップのみに着目した場合、従来通りの振幅位相制御が可能となる。

【0042】ただし、複素乗算器14は合成器13の出力合成信号に対して(18)式のタップ係数W。を乗算するため、基準タップ以外のタップからの信号に対しても上記のタップ係数W。が共通に乗算されてしまう。すなわち、適応整合フィルタ10,のタップ係数W。(た※

$$W_k = E [r_k \cdot S] / W_o$$

上式から分るように、第1のタップ係数W。は第2のタップ係数W。で正規化されている。

【0045】 これにより、基準タップ以外の信号に対しては、複素乗算器12、 $\sim 12$ 、では(19)式で表されるタップ係数 $\mathbb{W}$ 、が乗じられ、更に複素乗算器14でタップ係数 $\mathbb{W}$ 。を乗じられることにより、最終的に正規の適応フィルタリングのためのタップ係数を乗じられたのと等価となる。

【0046】上記のタップ係数W。は(18)式に示すように、基準タップの遅延信号 r。と判定データSとの相関値であり、本来伝送路インパルス応答の主応答成分を含む。従って、この相関値は他のタップ係数による値よりも大きくなる。また、タップ係数W。は(19)式に示すように、基準タップ以外の信号 r 。と判定データSとの相関値をW。で正規化した値である。従って、複素乗算器 12 、 $\sim 12$  。の各出力信号は、基準タップの遅延信号 r 。よりも振幅が小さくなる。

【0047】このことは、基準タップ位置が常に適応整 小位相推移又は非最小位相推移フェージングなどの厳し合フィルタ10、の中央タップ位置に保持され、また他 いマルチパスに対しても、安定した適応等化とタイミンのタップは主応答以外のインパルス応答の前縁(Pre 50 グ制御ができ、厳しいマルチパスフェージング回線でも

10 構成する遅延素子

\* 0、では、前記遅延手段を構成する遅延素子11、~1 1、の入力信号あるいは出力信号が入力される前記第1 の乗算手段を構成する複素演算器は12、~12、から なり、基準タップとなるべき中央タップには設けられて いず、基準タップの遅延信号である遅延素子11、の出 力信号は常時そのまま合成器13に入力されるため、基 準タップが確保されることになる。

> 【0040】そこで、本実施例では基準タップから複素 乗算器を外した代わりに、複素乗算器14を適応整合フィルタの最終出力段、すなわち合成器13の出力側に設 けている。この複素乗算器14は前記第2の乗算手段を 構成し、乗算する第2のタップ係数W。がタップ係数修 正回路15により次式により求められる。

[0041]

## (18)

※だしk=-2, -1, 1, 2) にW。を乗じたタップ係数を各タップの信号に乗じることになり、そのままでは正常な適応整合フィルタリングが不可能となってしまう。

【0043】そとで、本実施例では複素乗算器12、 $\sim$  12、で乗ずるべき第1のタップ係数 $\mathbb{W}$ 、は、タップ係数修正回路15により次式に基づいて算出される。

[0044]

Cursor)又は後縁に時間反転複素共役で対応することを意味する。従って、本実施例によれば、判定帰還形等化器30内のクロック再生回路の出力クロックの位相が多少ずれたとしても、基準タップ位置が適応整合フィルタの中央位置からシフトすることはなく、常に適応整合フィルタ出力のインパルス応答の主応答を、基準タイミング位置に保持することができるため、前記したクロック位相ずれの増大現象を未然に防止することができる。

## 40 [0048]

【発明の効果】以上説明したように、本発明によれば、判定帰還形等化器内のクロック再生回路の出力クロックの位相が多少ずれたとしても、基準タップ位置を常に適応整合フィルタの中央タップ位置に保持することができるため、クロック位相ずれの増大現象を未然に防止することができ、従って常に安定した適応整合フィルタリングをさせることができる。従って、本発明によれば、最小位相推移又は非最小位相推移フェージングなどの厳しいマルチパスに対しても、安定した適応等化とタイミング制御ができ、厳しいマルチパスフェージング回線でも

12

11

従来に比しより一層安定な受信動作ができるものである。

# 【図面の簡単な説明】

【図1】本発明の一実施例の構成図である。

【図2】従来の一例の構成図である。

【図3】適応整合フィルタの動作と従来の課題を説明するための図である。

【符号の説明】

\*10,~10, 適応整合フィルタ

11,~11, 遅延素子

12,~12, 第1の複素乗算器

13、20 合成器

14 第2の複素乗算器


15 タップ係数修正回路

30 判定帰還形等化器


\*

【図3】

# 適応整合フィルタの動作及び従来の課題を説明する図



【図1】 本発明の一実施例の構成図



【図2】 従来の一例の構成図

